S-69.128 Puolijohdetekniikan laboratoriotyöt syksy 1997 Leif Roschier 41913W (leif.roschier@hut.) Jani Lahtinen 46290H (jani.lahtinen@hut.) Eeva Kallio (ekkallio@cc.hut.) 25. elokuuta 1998 1
Sisältö 1 Johdanto 3 2 Teoriaa 3 2.1 Lineaarinen alue.......................... 4 2.2 Saturaatio alue.......................... 5 2.3 Kynnysjännite........................... 5 3 Mittaukset 5 3.1 Mittaus 1............................. 6 3.2 Mittaus 2............................. 6 3.3 Mittaus 3............................. 7 3.4 Mittaus 4............................. 8 3.5 Vastukset............................. 8 3.6 Kapasitanssi............................ 9 4 Parametrien määritys 10 4.1 Transistorin ominaiskäyrä.................... 10 4.2 Kanavanpituusmodulaatioparametri λ.............. 11 4.3 Lineaarisen alueen transkonduktanssiparametri K L...... 12 4.4 Saturaatioalueen transkonduktanssiparametri K S....... 13 4.5 Kynnysjännite........................... 14 4.6 Hilaoksidin paksuus........................ 14 4.7 2 Φ F :n ja γ:n määritys...................... 14 4.8 Lateraalidiuusion määritys................... 15 4.9 Neliövastuksen määritys..................... 16 5 Parametrit 17 6 Simulaatio 17 7 Pohdinnat 19 2
1 Johdanto Tämä on selostus kurssiin S-69.128 Puolijohdetekniikan laboratoriotyöt syksyllä 1997, jossa TKK:n Mikroelektroniikkakeskuksen puhdastilassa sekä Elektronifysiikan laboratorion vanhassa puhdastilassa prosessoimme kaksi kiekkoa nelimaskisella PMOS prosessilla. Toisen kiekon prosessi epäonnistui toisessa maskivaiheessa mahdollisesti huonosta kohdistuksesta johtuen. Tätä kiekkoa ei metalloitu. Toiselle kiekolle sensijaan saatiin kohtuullisen onnistuneesti toimivia transistoreja. 2 Teoriaa Esitämme tässä yksinkertaisen oppikirja-mallin [1] metalli-oksidi-puolijohdekenttäemissio-transistorin (MOSFET) toiminnalle, jota sovelsimme tekemiimme transistoreihin määrittämällä mallin mukaiset parametrit. Simuloimme määrittämillämme parametreillä transistorin ominaiskäyrästöä. Emme pyri antamaan täydellistä johtoa transistorin virta-jännite-kaavoille, vaan antamaan jonkinlaisen lyhyen kuvauksen mitä kautta kaavoihin on päädytty. Lukijaa pyydetään konsultoimaan erinomaista kirjaa Muller-Kamins [3] halutessaan täsmällisen johdon. Kuva 1. MOS transitorin rakenne. 3
2.1 Lineaarinen alue Kuvassa 1 on esitetty poikkileikkaus FET-transistorista. Transistorin voidaan ajatella koostuvan kanavasta, jossa kulkee virta lähteestä nieluun. Kanavan virtaa ohjataan hilan jännitteellä V G. Kun nielun jännite v SD on pieni, voidaan kanavan jännitettä approksimoida v SG V T :llä. V T on kynnysjännite eli arvo jännitteelle hilalla, jonka jälkeen kanava alkaa johtamaan. Elektronien varaustiheydeksi kanavassa saadaan Johtavuus x:n pituisessa kanavassa on Q n = C OX(v SG V T ). (1) ρ = joten kanavan vastukselle R saadaan R = ρl xw = Kanavan virta i SD lineraarisella alueella on tällöin x µ n Q n, (2) L. (3) µ n Q n W i SD = v SD R = µ nc OX W e (v SG V T )v SD. (4) L e Yhdistämällä µ n C OX:n yhdeksi vakioksi saadaan i SD = K L W e L e (v SG V T )v SD. (5) Jännitteen v SD kasvaessa ei jännite kanavassa ole enää vakio, jolloin jännitteen vaihtelu kanavan yli täytyy ottaa huomioon. Parempi malli saadaan korvaamalla se keskiarvolla kanavassa (v SD v T ) v SD /2, jolloin i D = K L W e [(v SG V T )v SD v2 SD ]. (6) L e 2 Kanavan pituuden pienemisestä, v SD kasvaessa, aiheutuvaa muutosta voidaan kohtuullisella tarkkuudella mallintaa suhteessa v SD :hen lineaarisella lisäyksellä vakion λ avulla(kanavan pituus modulaatio parametri) jolloin saamme lineaarisen alueen virtajännitekäyräksi, i D = K L W e L e [(v SG V T )v SD v2 SD 2 ](1 + λv SD ). (7) 4
2.2 Saturaatio alue Kun jännite v SD saavuttaa saturaation saadaan sijoittamalla kaavaan 7 v SD = v SG v T, (8) i d = µ n C OX W e 2L e (v SG V T ) 2 (1 + λv SD ). (9) Nielu-virralle voidaan johtaa tarkempi kaava ottamalla huomioon varausvaihtelu tyhjennysalueella, mutta tällöin malli on laskennallisesti paljon mutkikkaampi. Tätä mallia voidaan kuiten hyvällä tarkkuudella approksimoida kaavalla 9 varioimalla sen kerrointa. Tällöin päädytään virran kaavalle saturaatiossa i d = K S W e 2L e (v SG V T ) 2 (1 + λv SD ). (10) Saturaation virta on v SG :n funktio samoin parametrein kuin lineaarisella alueellakin, lukuunottamatta kerrointa K S. 2.3 Kynnysjännite Näissä kaavoissa kynnysjännite V T määritetään kaavalla V T = V T 0 γ[ 2 Φ F + v SB 2 Φ F ], (11) missä γ on body-eect parametri ja Φ F on pintapotentiaali inversiossa. 3 Mittaukset Suoritimme neljä mittausta transistoreista, kaksi vastuksista neliöresistanssia varten, sekä kapasitanssin mittauksen. Kapasitanssi mittauksen tulos on paria kertaluokkaa väärä, joten käytimme laskuissamme erään toisen ryhmän arvoa, jonka saimme assistentilta. Seuraavassa on listattu tekemämme mittaukset sekä arvot graasesti esitettyinä. 5
3.1 Mittaus 1 transistori V pituus leveys DS V GS V BS 30µ 300µm Sweep 0-10 Step -10.-20 0 0 x 10 3 0.2 0.4 0.6 Id 0.8 1 1.2 1.4 10 9 8 7 6 5 4 3 2 1 0 Vg Kuva 2. Mittauksen 1 tulos. 3.2 Mittaus 2 transistori V pituus leveys DS V GS V BS 30µm 300µm -10 Sweep -12-20 Step 03 6
0 x 10 3 0.2 0.4 0.6 Id 0.8 1 1.2 1.4 20 19 18 17 16 15 14 13 12 Vg Kuva 3. Mittauksen 2 tulos. 3.3 Mittaus 3 transistori V pituus leveys DS V GS V BS 10µm 300µm -0.1 Sweep 0-15 0 0 x 10 4 0.2 0.4 0.6 0.8 Id 1 1.2 1.4 1.6 1.8 15 10 5 0 Vg Kuva 4. Mittauksen 3 tulos. 7
3.4 Mittaus 4 transistori V pituus leveys DS V GS V BS 30µm 300µm -0.1 Sweep -8-15 0 0 x 10 5 0.2 0.4 0.6 0.8 Id 1 1.2 1.4 1.6 1.8 15 14 13 12 11 10 9 8 Vg Kuva 5. Mittauksen 4 tulos. 3.5 Vastukset Neliövastus mitattiin kahdesta serpentiinivastuksesta. leveys muoto 20µm Serpentiinivastus, 17 neliöä + 10 kulmaa 20µm Serpentiinivastus, 34 neliöä + 20 kulmaa 8
2 x 10 3 1.8 1.6 1.4 1.2 I 1 0.8 0.6 0.4 0.2 0 1 1.5 2 2.5 3 3.5 4 4.5 5 Kuva 6. Vastuksen 1 mittaus. V 11 x 10 4 10 9 8 7 I 6 5 4 3 2 1 1 1.5 2 2.5 3 3.5 4 4.5 5 Kuva 7. Vastuksen 2 mittaus. V 3.6 Kapasitanssi Mittasimme testirakenteen 500µm 500µm kokoisesta kondensaattorista saaden arvon C =8, 0 10 13 F, joka onväärää suuruusluokkaa. 9
4 Parametrien määritys 4.1 Transistorin ominaiskäyrä PMOS-transistori on lineaarisella alueella, kun V GS V t <V DS < 0, jossa V T on transistorin kynnysjännite. Lineaarisella alueella transistorin virtajännitekäyrää kuvaa yhtälö (7). Kun drain-jännitettä lasketaan alle arvon V GS V T, MOS-transistori siirtyy saturaatioalueelle, jolloin transistorin virta ei enää riipu jännitteesta V DS. Tällöin transistorin virta-jännitekäyrä on yhtälön (10) mukainen. Transistorin karakterisointi aloitettiin ominaiskäyrän mittaamisella; Tähän käytettiin 1. mittauksen tuloksia. Kiekolta valittiin mitattavaksi PMOStransistori, jonka kanavan leveys oli W = 300µm ja pituus L =30µm. Ominaiskäyrän mittauksessa drain-jännitettä V DS vaihdettiin arvosta 0V arvoon 10V. Transistorista mitattiin neljä ominaiskäyrää hilajännitteen arvoilla 12.5... 20V. Transistorin ominaiskäyrä on esitetty kuvassa 8. Ominaiskäyrästä nähdään suoraan, että kynnysjännite V T on välillä 12.5... 15V. 10
Kuva 8. Transistorin ominaiskäyrä. 4.2 Kanavanpituusmodulaatioparametri λ Ominaiskäyrästöstä on mahdollista selvittää kanavanpituusmodulaatioparametri λ. Parametri saadaan sovittamalla saturaatioalueen mittauspisteisiin suora i D = i D λv DS + i D ja määrittämällä suoran kulmakerroin k = i D λ ja piste i D, jossa suora leikkaa y-akselin. Kuvasta 8 havaitaan, että hilajännitteen arvoilla 15V ja 17.5V ominaiskäyrät ovat selvästi saturaatioalueella, kun drain-jännite on pienempi kuin 5.0V. Kun näihin mittauspisteisiin sovitetaan suorat, saadaan tulokseksi: V GS k i D λ = k/i D 15V 1.58 10 6 ( )0.00017 0.0093 17.5V 5.28 10 6 ( )0.00058 0.0091 Valmistamamme PMOS-transistorin kanavanpituusmodulaatioparametri λ 0.0091/V. Tulos vaikuttaa järkevältä, sillä [2] mukaan tyypillinen arvo PMOS- 11
transistorille (L =20µm) on 0.0081/V. 4.3 Lineaarisen alueen transkonduktanssiparametri K L Kaava (7) voidaan kirjoittaa muotoon mittauksen 3 tuloksista saadaan kuva: i D = K L W e L e v SG v SD + vakio. (12) Kuva 9. Mittaustulos, jonka perusteella määritimme arvon K :lle. Määritimme parametrin K L mittaamalla virtaa i D jännitteen v SG funktiona jännitteen V SD ollessa 0.1 V, jolloin olemme varmuudella lineaarisella alueella. Sovittamalla kuvan 9 mittauspisteisiin suora, saadaan suoran kulmakertoimesta m =5.81 10 6 A/V kaavalla määritettyä K L, joka saa arvon K L = m W e L e 1 V S D, (13) K L =6, 2 10 6 A/V 2. (14) Laskussa käytettiin hyväksi jäljempänä laskettua arvoa W eff L eff kaavasta (27). 12
4.4 Saturaatioalueen transkonduktanssiparametri K S Saturaatioalueen transkonduktanssin määritykseen käytimme, mittauksen 2 dataa, ja kaavaa (10), joka voidaan kirjoittaa muotoon i 1/2 D = K S W e (v SG V T ). (15) 2L e 0...3 V Kuva 10. Mittaustulos, jossa jännitettä bulkissa vaihdeltiin 1 V välein välillä Kuvassa 10 on esitetty i 1/2 D v GS:n funktiona, kun v SD on 10 V jolloin transistori on saturaatiossa. Kuvaajasta, jossa v BS =0, saadaan sovittamalla suora kulmakertoimeksi m = K S W e = 4, 6 10 3, (16) 2L e josta saadaan määritettyä K S =4, 5 10 6 A/V 2. (17) 13
4.5 Kynnysjännite Kynnysjännite V T 0 saadaan kuvan 10 pistejoukkoon v BS =0sovitetun suoran ja x-akselin leikkauskohdasta kaavan (15) mukaisesti. Tulokseksi saimme V T = 11, 8V. (18) 4.6 Hilaoksidin paksuus Hilaoksidin paksuuden t ox määrittämistä varten mitattiin kapasitanssi piikiekon testirakenteesta, jonka mitat olivat 500µm 500µm. Mittauksessa käytetty taajuus oli 1 MHz. Kapasitanssi arvoksi saatiin C =8, 0 10 13 F. Tästä voidaan laskea hilaoksidin paksuus yhtälön C = e 0 e r A/t ox, kun tiedetään, että piidioksidin suhteellinen permittiivisyys on 3.9. Oksidin paksuudeksi saadaan t ox =11µm. Tämä vaikuttaa kertaluokkaa liian suurelta, sillä [3] mukaan 1000 asteessa 90 minuuttia kasvatettu kuivaoksidi olisi noin 0, 2µm paksu. Tuloksen sopimattomuudesta johtuen olemme käyttäneet laskuissa kapasitanssille arvoa 1, 2 10 10 F, jolla saadaan paksuudeksi 72nm. Tämän arvon mittasi eräs toinen ryhmä ja lukuarvon saimme herra Joni Melliniltä. 4.7 2 Φ F :n ja γ:n määritys 2 Φ F :n ja γ:n määritykseen käytimme kuvassa 10 esitettyjä mittaustuloksia sekä kaavaa (11). Laskimme ensin kynnysjännitteet V T eri v BS arvoilla. Otimme 2 Φ F :lle alkuarvaukseksi 0,6 V. Tämän jälkeen sovitin suoran kuvan 11 mukaisesti, jossa on esitetty kynnysjännite V T parametrin vbs +2 Φ F 2 Φ F funktiona. Tämän suoran kulmakerroin on γ. γ:sta saimme laskettua Φ F :n kaavalla 14
Φ Φ Kuva 11. gamma Φ F = k BT q ln( γ2 Cox 2 ). (19) 3ɛ Si q Iteroimme, kunnes arvot konvergoituivat. Kuvaaja 11 kuvaa tilannetta konvergenssissa jossa saimme arvoiksi γ =0, 69V 1/2 (20) sekä 2 Φ =0, 64V. (21) 4.8 Lateraalidiuusion määritys Mittasimme kahdesta 300 µm leveän, mutta 30 µm ja 10 µm pitkän kanavan transistorista, mittaukset 3 ja 4, transkonduktanssia g m, joka määritetään g m i D v SG = K LW e L e v SD. (22) Edellinen kaava pätee lineaarisella alueella, jolla mittasimme transkonduktanssin v SD :n ollessa 0,1 V. Lateraalidiuusion laskemiseen käytimme Muller- 15
Kaminskin [3] kaavaa (40): L = (L 2 L 1 )g m1 g m1 g m2, (23) joka on johdettu yhtälöstä (22). Transkonduktansseiksi saimme sekä Näistä saimme lateraaliseksi diuusioksi Täten jota olemme käyttäneet aiemmissa laskuissa. g m1 = 5.88 10 6 0, (24) g m2 = 2.21 10 5 0. (25) L =2, 7µm. (26) L e L e + L =0, 11 (27) W e W e + L 4.9 Neliövastuksen määritys 240 um 20um 17 Neliöä Bias/2 Kuva 12. Testirakenne neliövastuksen määritystä varten. Neliövastus määritettiin pyyhkäisemällä saman jännitettä yli kahdesta erikokoisesta serpentiinivastuksesta ja mittaamalla virtaa niiden läpi. Resistanssin suuruudet laskettiin mittausdatasta, kuvat 6 ja 7, pienimmän neliösumman 16 Bias/2
menetelmällä. Jolloin saimme arvot R 1 =3.0 kω R 2 =5.1 kω Vastuksien pituus saadaan laskettua seuraavasti L i =(n i k i /2)W, W =20µm, (28) missä n on neliöiden lukumäärä vastuksessa ja k kulmien. Tällöin L 1 = 240µm L 2 = 480µm Neliöresistanssi voidaan määrittää kaavalla, W R s = R i L i Bias, (29) jossa Bias on piirretyn laitteen ja todellin laitteen leveyden ero. Täten kahdesta mittauksesta saadaan laskettua arvo neliövastukselle R s = 177Ω. 5 Parametrit Parametri Arvo V T -11,8 V K 4,5 10 6 A/V 2 γ 0,69 V 1/2 φ 0,64 V λ 0.0093 R s 177 Ω L 4,12 µm T OX 72 nm 6 Simulaatio Simuloimme transistorin ominaiskäyrästöä Aplacilla TKK:n ATK-keskuksen koneissa. Simulointipiiri on esitetty kuvassa 13. Lähdekoodi simuloinnille on esitetty kaaviossa Ohjelma 6.1. Kuvassa 14 on esitetty simuloitu ominaiskäyrästö. 17
A Kuva 13. Simuloinnin piirikaavio 0.00 Id/mA PMOS ominaisk yr APLAC 7.30 User: HUT Circuit Theory Lab. Tue Aug 18 1998-0.75-1.50-2.25-3.00-20 -15-10 -5 0 Vd/V Kuva 14. Simuloitu ominaiskäyrä 18
7 Pohdinnat Tämä oli opettavainen laboratoriotyö. Opimme paljon prosessoinnista noiden 30 tunnin aikana, jotka vietimme puhdastilassa. Suuri miinus laboratoriotöissä meidän kohdallamme oli se, että mittaukset epäonnistuivat kokonaan ensimmäisellä kerralla, ja kun viimein saimme 4 kuukauden jälkeen mitattua uudestaan, ei kapasitanssimittaus onnistunut. Tämän seurauksena olemme käyttäneet laskuissamme arvattua hilaoksidin paksuutta 72nm. Tämä myös selittänee simuloidun ja mitatun ominaiskäyrästön eron. Lisäksi jaetut prosessin kuvaus -paperit sisälsivät paljolti väärää tietoa, kuten työn edistyessä kävi ilmi. Kiitämme assistenttiamme Nina Hakkaraista ohjauksesta töiden aikana. Viitteet [1] Juha Sinkonen, Puolijohdeteknologian perusteet, (Reports in Electronic Physics, TKK Otaniemi, 1996). [2] P. E. Allen ja D. R. Holberg,Cmos Analog Circuit Design,(Holt, Rinehart and Winston, 1987). [3] R. S. Muller ja T. I. Kaminsin, Device Electronics for Integrated Circuits, (Wiley, New York, 1986). 19
$ $ PMOS transistorin simulaatio $ Model PMOSSI W 300u L 30u GAMMA 0.69 + VTO -11.8 KP 4.5u PHI 0.64 LAMBDA 0.0093 + RS 177 LD 4.12u TOX 72n #define NCurves 5 #define NPoints 101 #define MinVg 10 #define MaxVg 20 #define MinVd -20 #define MaxVd 0 AplacVar Vg=0 AplacVar Vd=0 Volt Vg Gnd Gate DC=Vg Mosfet Q1 Gnd Gate Source Gnd P MODEL=PMOSSI Short AmMeter DcIn Source I Amperes Volt Vd DCin Gnd DC=Vd Sweep "PMOS ominaiskäyrä" + DC + LOOP NCurves APLACVAR Vg LIN MinVg MaxVg + LOOP NPoints APLACVAR Vd LIN MinVd MaxVd + X "Vd" "V" MinVd MaxVd + Y "Id" "ma" -3 0 + GRID BIG_SCREEN + EPS="pmos.eps" SHOW XY Vdc(Source) 1e3*Idc(Amperes) EndSweep Ohjelma 6.1: Aplac-simulaation lähdekoodi 20