BL40A1711 Johdanto digitaalielektroniikkaan: CMOS-tekniikka ja siihen perustuvat logiikkapiiriperheet

BL40A1711 Johdanto digitaalielektroniikkaan: CMOS-tekniikka ja siihen perustuvat logiikkapiiriperheet

Bittioperaatioiden toteuttamisesta Tarvitaan kolmea asiaa: 1. Menetelmät esittää ja siirtää bittejä 2. Perusoperaatiot biteille, esim. AND, OR ja NOT 3. Muisti biteille Vout Voh Vin Vout Toteutusta rajoittavat fysiikan lait Epävarmuudet, sähkömagnettisen aallon etenemisnopeus, termodynamiikka, r, l, c, g, jne Vol Vil Vih Vin Tarvitaan epälineaarinen piiri, suurella vahvistuksella jonka lähtö ei ole ikinä värillisillä alueilla, mutta tulot voivat olla

Toivelistaa digitaalipiirille Pieni, yksinkertainen, toistettavissa oleva ja vakaa, tarvitaan epälineaarisia piirejä vahvistuksella tunnetuilla materiaaleilla ja tekniikoilla toteutettuna Voidaan tuottaa suurissa määrissä edullisesti (transistorit ja johtimet) Suorituskyky ja tiheys paranevat tutkimuksen ja kehityksen edetessä

Toiveet täytetty Pieni, yksinkertainen, toistettavissa oleva ja vakaa: epälineaarisia piirejä vahvistuksella tunnetuilla materiaaleilla Pii + Alumiini/Kupari + jne Voidaan tuottaa suurissa määrissä Valotetaan käytännössä piikiekolle miljardittain kerrallaan Suorituskyky ja tiheys paranevat tutkimus- ja tuotekehityspanosten myötä Mooren laki: tiheys x 2 aina 1.5 2 vuoden välein Transistorin suorituskyky paranee kun sen dimensiot pienenevät

MOSFET-transistori Erittäin ohut, (<20Å) SiO2-eristekerros eristää kanavan hilasta source lähde gate hila drain nielu Voimakkaasti doupatut lähde ja nielu n-tyyppi tai p-tyyppi Eriste (SiO2) kerrosten välillä Hilavarauksen avulla alustan "kanava" lähteen ja nielun välillä saadaan johtavaksi substrate alusta Alusta, kevyesti doupattu joko n-tyyppiseksi tai p-tyyppiseksi MOSFET:t (Metal-Oxide-Semiconductor Field-Effect Transistor) ovat neljäterminaalisia jänniteohjattuja kytkimiä. Virta kulkee transistorin terminaalien (lähde ja nielu välillä), jos jännite hilalla on riittävä johtavan kanavan luomiseen. Muutoin MOSFET ei johda.

MOSFET-transistorit (1) MOSFET-transistoreihin perustuva (Metal-Oxide-Semiconductor Field Effect Transistor) on yleisin digitaalipiiritekniikka: Tyypiltään unipolaarisia, eli joko elektronit tai aukot varauksenkuljettajina Toiminta perustuu nielun (drain) ja lähteen (source) väliin muodostuvaan kanavaan, jota säädellään hilan (gate) ja lähteen välisen jännitteen avulla Lähde ja substraatti on kytketty samaan molemmissa tyypeissä terminaaliin Transistoreja on kahta tyyppiä: P-kanava (PMOS) N-kanava (NMOS) drain (-) p gate (-) source (+) p drain (+) n gate (+) source (-) n n-type substrate p-channel mosfet P- ja N-tyypin MOSFET-transistorien periaattelliset rakenteet p-type substrate n-channel mosfet

MOSFET-transistorit (2) MOSFET-transistori voi olla joko: Sulkutyyppinen (Depletion type) Avaustyyppinen (Enhancement type) Transistorin tyypillä tarkoitetaan transistorin kanavan tilaa hila-lähdejännitteellä Vgs = 0 V Sulkutyyppinen transistori johtaa kun Vgs = 0 Avaustyyppinen vaatii hila-lähdejännitte (positiivinen/negatiivinen) johtaakseen Digitaalipiireissä käytettävät transistorit ovat tyypillisesti avaustyyppisiä Transistoreilla kolme toimintamoodia Cut-off: ei johda; avoin kytkin Lineaarimoodi; Jänniteohjattu vastus Saturaatio,kyllästys; jänniteohjattu virtalähde

MOSFET-transistorit (3) MOSFET-tekniikka on syrjäyttänyt bibolaaritransistoritekniikan digitaalipiireissä, syitä: Staattinen tehonkulutus pieni -> suuri integrointitiheys Transistori vaatii pienen piipinta-alan -> suuri integrointitiheys Yksinkertaisempi valmistaa kuin BJT Pystytään käyttämään myös vastuksena N-tyypin avaus-mosfet, johtava tila, kun: VGS V T P-tyypin avaus-mosfet, johtava tila, kun: V GS V T Tyypillinen pitojännite: V T 0.8V N- ja P-avaustyypin MOSFET:n piirrosmerkit

NMOS-logiikka Loogisia funktioita toteuttavia kytkentöjä voidaan toteuttaa pelkästään P-tai N-tyypin kanavatransistoreilla (NMOS ja PMOSlogiikat) Q1 toimii vastuksena lineaarinen alue NMOS-invertteri NMOS-NAND NMOS-NOR

CMOS (Complementary Metal- Oxide Semiconductor) Lisäämällä p-tyypin lähde ja nielu n-tyypin alustalle voidaan valmistaa komplementti NMOS:lle (PMOS) Gate Gate Source Drain Source Drain p p n n n p G S Molempien transistorityyppien NMOS ja PMOS hyödyntäminen -> CMOS logiikkapiiriperheet G D D S

CMOS-logiikka CMOS-tekniikka (Complementary Metal-Oxide Semiconductor) hyödyntää sekä N- että P-tyypin avaustyyppisiä kanavatransistoreja Transistorit pystytään muodostamaan samalle piialustalle CMOS-tekniikan perusporttina on invertteri Tehonkulutus dynaamista (kuva alla) Invertterin toiminta: N-kanvatransistori johtaa kun V a > V th P-kanavatransistori johtaa kun V a < V th Kumpikaan transistoreista ei johda kun V a = 0 Invertterin ohjaaminen: jännite (oikea), virta (vasen) CMOS-invertteri

CMOS-NAND NAND-portin toiminta 2-tuloinen CMOS-NAND A B Q1 Q2 Q3 Q4 Z L L on on off off H L H on off off on H H L off on on off H H H off off on on L

CMOS-NOR NOR-portin toiminta 2-tuloinen CMOS-NOR A B Q1 Q2 Q3 Q4 Z L L on on off off H L H on off off on L H L off on on off L H H off off on on L

CMOS siirtoportti (Transmission Gate) Ainut porttityyppi, jota ei ole toteutettu muilla piiriperheillä Sähköinen kytkin, jota ohjataan samanaikaisesti n- ja p-tyypin MOSFET:llä; Puolijohderele, joka johtaa molempiin suuntiin Voidaan hyödyntää useiden digitaalielektroniikan piirien toteutuksessa Esimerkiksi multiplekserit, pitopiirit, jne. N X TG Y X N = 1 P = 0 Y P Siirtoportin looginen symboli X N = 0 P = 1 Y Siirtoportin rakenne Siirtoportin toiminta

CMOS-logiikkapiiriperheet CMOS-tekniikalla on toteutettu useita logiikkapiiriperheita Toteuttavat samoja perusfunktioita kuin TTL-piiriperheekin Käyttöjännitteet +5V ja +3.3V, nykyisin myös +2.5 ja +1.8V, osa TTL-yhteensopivia Tehonkulutus verrannollinen kellotaajuuteen CMOS-piireissä lähtöasteet voivat olla, vrt. TTL: Toteemipaalulähtö (totem-pole) Avonielu (open drain) Kolmitilalähtö (tri-state) CMOS-portin tuloimpedanssi on suuri -> käyttämättömät tulot sidottava maapotentiaaliin tai käyttöjännitteeseen 5V ja 3.3V (LV)-CMOS-logiikkapiiriperheiden ominaisuuksia Piirisarja V D (V) t P (ns) P D,Q (W) I O (ma) 74HC 5 7 2.75 4 74AC 5 5 0.55 24 74AHC 5 3.7 2.75 8 74LV 3.3 9 1.6 12 74LVC 3.3 4.3 0.8 24 74ALVC 3.3 3 0.8 24

CMOS-piiriperheiden loogiset tasot 5V 3.5 V Looginen tila 1 Looginen tila 1 5 V 4.4 V 3.3 V 2 V Looginen tila 1 Looginen tila 1 3.3 V 2.4 V Määrittämätön tila Määrittämätön tila Määrittämätön tila Määrittämätön tila 1.5 V 0.8 V Looginen tila 0 Looginen tila 0 0.33 V Looginen tila 0 Looginen tila 0 0.4 V Tulojännite Lähtöjännite Tulojännite Lähtöjännite +5V ja +3.3V jännitteellä toimivien logiikkapiirien loogiset tilat

Dynaamisen tehonkulutuksen lisäksi myös johdotus aiheuttaa ongelmia Vin Vout Vin Vin Vout R C 50ps/mm RC Nykyisin (esim. viivanleveydellä 100 nm) Tarkoittaa karkeasti, sitä että kestää noin 2 ns kun signaali etenee poikittain 20x20mm piirin poikki. Tämä on pitkä viive 2 GHz prosessorille

Schmitt-trigger-tuloaste Schmitt-trigger on erikoistyyppinen digitaalipiirien tuloaste Perustuu tuloasteen positiiviseen takaisinkytkentään ja hystereesiin: HYSTEREESIKOMPARAATTORI TULOASTEESSA Suodattaa tulosignaalin häiriöitä hystereesin avulla Sovelluskohteena ulkoisen I/O:n liittäminen digitaalielektroniikkaan, esim: painikkeet ja muut ulkoiset keskeytyslähteet Vout (V) V th- V th+ 3.3 V 0.2 V 0.9 V 1.7 V Schmitt-trigger-invertterin toiminta Vin (V) Schmitt-Trigger-invertterin piirrosmerkki

Schmitt-Trigger-invertterin toiminta Tulo ja lähtösignaalit: tavallinen invertteri (vasen), schmitt-trigger (oikea)

BiCMOS-logiikka BiCMOS-tekniikka perustuu CMOS-transistorien käyttöön tuloasteena ja bibolaaritransistorien lähtöasteena Etuja: Pieni staattinen tehonkulutus Suuri tuloimpedanssi Virransyöttökyky Haittoja: Monimutkainen rakenne -> integrointitiheys Hitaampi kuin CMOS (pienillä kuormilla) Sovelluskohteina esim. RF-piirit BiCMOS-invertteri

Yhteenveto MOSFET:n ominaisuuksia Jänniteohjattu kytkin, kontrolloidaan hila-lähdejännitteen V gs :n avulla Kutistuva transistorin koko parantaa suorituskykyä CMOS:n piirteitä CMOS on luonnollisesti invertoiva: 1 tulossa johtaa tilaan 0 lähdössä Suuret kohinamarginaalit V ol = 0 ja V oh = V dd Komplementaarinen logiikka, symmetriset lähdöt ja tulot Ei periaatteessa omaa staattista tehonkulutusta