Analogisen IC-piirin suunnittelu idea/spesifikaatiot käsinsuunnittelu ja ideaaliset piirisimulaatiot prosessikohtainen käsinsuunnittelu ja piirisimulointi toiminnallinen kuvaus (esim. piirikaavioesitys) piirikuvioesitys mahdollinen paketointi testaus 1
Toiminnallisesta esityksestä piirikuvioksi toiminnallinen kuvaus voi olla esim. komponentti- tai porttitason piirikaavio, AHDL- tai VHDL-malli piirikuvio eli layout on piirin fyysinen esitysmuoto ts. kertoo sen, kuinka piirin funktio toteutetaan käyttäen piiriprosessin eri materiaaleja ja kerroksia piirikuvio muodostetaan toiminnallisen kuvauksen pohjalta piirnsuunnitteluohjelmiston avulla käsin piirtämällä (esim. yksinkertaiset peruslohkot) automaattisesti generoimalla (esim. digitaalilogiikka) edellisten menetelmien yhdistelmällä (eri menetelmät eri hierarkiatasoilla) 2
Missä vaiheessa piiriprosessi valitaan? voidaan valita heti suunnittelun alussa piirin spesifikaatiot kertovat paljon vaadittavasta piiriprosessista hinta esim. signaalien kaistanleveys, käyttöjännitteet, komponenttivalikoima CMOS halpaa saatavuus/vaihtoehtoiset toimittajat valittava viimeistään silloin, kun piirielementtien prosessiriippuvia parametrejä tarvitaan käsinsuunnittelussa 3
Mitä tietoja suunnittelija saa piiriprosessista? sähköiset suunnittelusäännöt sisältävät listan komponenttien prosessista riippuvia parametreja käsilaskuja varten komponenttien simulointimallit mahdollisesti usealle eri simulaattorille useita malleja esim. prosessin parametrivaihtelujen mukaan jaoteltuna komponenttien statistiset ominaisuudet fyysiset suunnittelusäännöt kerrokset, minimietäisyydet, minimileveydet jne. layout-komponentit valikoima (parametrisoituja) komponentteja (MOS, BJT, vastukset, kondensaattorit, kelat) 4
Mikä on 'design kit'? prosessin tarjoajan CAD/CAE työkaluille tarjoama suunnittelumateriaali sisältää: komponenttikirjastot simulointimallit, layoutmallit, valmiita peruslohkoja, I/O-soluja, jne. tuki layoutin tarkistuksille (LVS/DRC jne.) on-line dokumentaatio prosessista, kirjastoista, suunnitteluputkesta, suunnitteluperiaatteista, jne. ohjelmiston konfigurointitiedostoja. 5
CAD/CAE yleisesti käytettyjä CAD/CAE suunnitteluympäristöjä ovat mm. Cadence Edge ja Mentor Graphics tukevat suunnittelun eri vaiheita piirikaavio, piirisimulointi, piirikuvio, automaattiset tarkastukset jne. sekä analogisen että digitaalisen suunnittelun tuki useita toiminnallisen esityksen muotija eri tyyppiset layout-työkalut full-custom:sta täysin automaattiseen vaativat prosessi kohtaisen design kitin tai vastaavan prosessin toimittajalta erittäin kustomoitavia 6
Layout-suunnittelun vaiheet in ib vcc gnd out e-mail floppy tape komponentit ja perusportit piirilohkot (esim. opa) koko piirin layout bondaus- ja suojarakenteet standardisolut pakkaustavan ja/tai kotelon valinta maski-informaation siirtäminen prosessin toimittajalle 7
Layoutin tarkastukset piirikaavion toiminta tarkastetaan simuloimalla piirikuvion toimivuus tarkastetaan tarkastamalla fyysisten suunnittelusääntöjen noudattaminen = Design Rules Check (DRC) sähköisten suunnittelusääntöjen tarkistus (esim. break-down - jännitteet) = Electrical Rules Check (ERC) piirikaavion ja -kuvion vertaaminen = Layout Vs. Schematic (LVS) piirikuvion extraktointi piirikuvioesityksestä generoidaan piirikaavioon verrattavissa oleva esitysmuoto mahdollistaa myös parasiittisten elementtien huomioimisen piirisimuloinnissa 8
Floorplan floorplan = suunnitelma siitä, kuinka piirin eri lohkot sijoitetaan chipille voidaan tehdä ennen tai jälkeen varsinaisten lohkojen piirtoa erityisen tärkeä piireissä, jotka sisältävät sekä häiriöitö generoivia että häiriöille herkkiä piirirakenteita mahdollistaa hukkapinta-alan minimoimisen 9
Komponentit peruskomponentit (MOS, BJT, vastus, kondensaattori, jne.) voidaan piirtää käsin kerros kerrokselta varsinkin, jos komponentti on optimoitava jonkin erityisen ominaisuuden suhteen useimmiten design kitissä olevat komponentit kelpaavat kuitenkin sellaisenaan usein käytetään ns. parametrisoituja lohkoja/komponentteja esim. eri levyisiä transistoreja saa muuttamalla komponentin w- parametria 10
in ib vcc out Lohkot gnd piirikuvion lohkot vastaavat piirikaavion lohkoja (esim. opa, bandgap, jne) lohkot ovat usein hierarkisia, jolloin lohko voi sisältää useita alemman hierarkiatason lohkoja piirikaavion ja piirikuvion hierarkian ei tarvitse olla sama pienien lohkojen komponenttien sijoittelu ja johdotus tehdään usein käsin suuret lohkot johdotetaan joko käsin tai automaattisilla johdotustyökaluilla 11
padiringit Liityntä ulkomaailmaan pad+suojarakenteet koko piirin tulot, lähdöt ja käyttöjännitteet kytketään piirille bondausalueiden (pad) kautta valikoima padeja löytyy usein design kitistä padeja on erikseen digitaalisille, analogisille ja RFsignaaleille padeissa suojarakenteet staattisen sähkön purkausta vastaan (ESD-rakenteet) padiringit padien omia käyttöjännitteitä varten padeille ja bondauslangoille olemassa simulointimallit, jotka voidaan ottaa mukaan piirikaaviotason simulointeihin 12
scribe Standardirakenteet logo mmx kohdistusmerkki prosessin tarjoajan vaatimia pakollisia soluja piirillä kohdistusmerkkejä testikomponentteja maskitaulukoita logoja ohjausrakenteet chipin leikkaamiseen irti piikiekosta ( = scribe line) 13
Piiripaketin valinta piiri voidaan kytkeä osaksi muuta elektroniikkaa usealla eri tavalla piirikotelo (DIL, CLCC, jne.) flipchip-tekniikka multi-chip -tekniikat jne. valittu menetelmä riippuu mm. hinnasta, piirin nopeudesta ja elektroniikalta vaaditusta pakkaustiheydestä varsinainen ohje piirin kytkeytymisestä ulkomaailmaan voi olla muodoltaan esim. koteloinnin tapauksessa laadittava bondausohje cavity lead frame 14
suunnittelija prosessoija gds:ksi e- mail floppy tape gds:stä Suunnitelman siirtäminen prosessiin mmx mmx piirikuvio (maski-informaatio) siirretään prosessointiin standardi formaatissa tällainen formaatti on esim. gds-tiedosto gds-tiedosto sisältää suunnitelman layout-solut yhtenä tiedostona gds-tiedosto voidaan lähettää prosessin tarjoajalle esim. e- mailina prosessin tarjoajan vaatimat dokumentit tulee myös täyttää ja lähettää tässä vaiheessa 15
Layout-komponentit normaalit peruskomponentit tarjolla esim. NMOS, PMOS, NPN, PNP, diodi, vastus, kondensaattori, kela parametrit prosessiriippuvaisia suuret parametrivaihtelut prosessiajojen ja yksittäisten komponenttien välillä parametrien lämpötilariippuvuus muut epäideaalisuudet esim. diffuusiovastusten epälineaarisuus parasiittiset komponentit otettava huomioon myös fyysinen koko sähköisen "koon" lisäksi. 16
Vastukset vastusarvo lasketaan neliöresistanssin avulla: R= ρ L Wt = R s L W R S = materiaaliriippuvainen neliöresistanssi yksi neliö = W/W, kaksi neliötä = 2W/W jne. vastksen resistanssi on siis neliöiden lkm * neliöresistanssi yksinkertainen poly-vastus muita vastustyyppejä ovat mm. allas-, diffuusio-, ohutkalvo-, metalli ja pinch-off -vastukset. 17
Kondensaattorit perusrakenne normaalin levykondensaattorin mukainen voidaan muodostaa miltei minkä tahansa kahden eristeellä erotetun kerroksen välille vievät paljon pinta-alaa => maksimi koko kymmenien pf:ien luokkaa suuret, jopa 10%, parasiittiset kondensaattorit levyiltä substraattiin (maahan) suuret parasiittiset sarjavastukset heikosti johtavissa kerroksissa (esim. MOS:n kanava) esim. poly-poly -, metalli-metalli -, metalli-poly -, MOS:n hila-kanava -kapasitanssi 18
BJTt hyvälaatuinen vertikaalinen NPN huonompilaatuinen lateraalinen PNP (hitaampi, pienempi β) piensignaalitransistoreilla useita erilaisia geometrioita esim. kantavastuksen minimoimiseksi tehotransistoreissa erikoisrakenteet vievät suhteellisesti paljon pinta-alaa johtuen N-altaasta puhtaassa MOS-prosessissa voidaan käyttää ns. substaraatti BJT:tä 19
MOS-transistorit yleisesti käytetyssä N-allas CMOS-prosessissa NMOS:t substraatissa ja PMOS:t N-altaassa PMOS ja NMOS-transistoreilla erilaiset parametrit yleensä itsekohdistuva rakenne voidaan pakata tiheään, varsinkin jos osa lähteistä ja nieluista yhdistetään erityisiä teho-mos -rakenteita parametrisoidut MOS:t mahdollistavat usein esim. erilaisten hilamuotojen generoimisen parametrien avulla 20
Hyvän layoutin periaatteita piirin toimivuuden kannalta se kuinka layout piirretään on erittäin tärkeää vaikutus ei näy piirikaavion simuloinneissa! sovitussäännöt suojarakenteet hyvä floorplan varsinkin mixed-signal -piireissä pinnien sijoittelu testattavuuden huomioiminen 21
Sovituksen (matching) perusteet ensiarvoisen tärkeää tarkkuutta vaativissa piireissä piirin suorituskyvyn oltava riippuvainen komponenttien arvojen välisistä suhteista ei absoluuttisista arvoista komponenttien väliset erot saadaan minimoitua sijoittamalla komponentit oikein pienet offset-jännitteet, tarkat peilaussuhteet jne. ei vaikuta absoluuttiseen parametrivaihteluun ~ ±10% suhteellisesta, parametrivaihtelusta saadaan luokkaa ±0.1...1% eri tyyppisiä tai eri materiaaleista tehtyjä komponentteja ei voi sovittaa (esim. NMOS ja BJT) 22
Sovituksen yleisiä periaatteita komponenttien näkemä ympäristö saatava mahd. samanlaiseksi neliövastus etäisyys pieni välimatka dummy-komponentit common centroid -rakenne vältettävä lämpögradientteja dummy R2 R1 R2 dummy + termopari - vältettävä alueita, joissa kidehilan rasitukset suuria chip A B B A 23
Vastusten sovitussäännöt (1) sama materiaali sama ja riittävä leveys (reunan epätasaisuus) sama geometria eri kokoiset vastukset yksikkövastusten sarjaan- ja rinnankytkennöistä sama orientaatio (ei esim. 90 asteen kulmaan toisiinsa nähden) neliövastus pieni välimatka dummy-komponentit etäisyys dummy R2 R1 R2 dummy + termopari - 24
Vastusten sovitussäännöt (2) tarpeeksi pitkät vastukset (kontaktiresistanssi) minimoi lämpögradienttien vaikutus oikealla sijoittelulla ja kytkennällä (parametrivaihtelu+termopari) dummy R2 R1 R2 polyvastukset ominaisuuksiltaan parempia kuin diffusiovastukset polyvastukset tasaiselle pinnalle (kenttäoksidi) käytä elektrostaattista suojaa vastusten ja niiden yli johto menevien johtojen välissä vastus suoja dummy + termopari - subst. 25
Kondensaattorien sovitussäännöt eri kokoiset kondensaattorit yksikkökondensaattorie rinnankytkennöistä neliön muotoiset kondensaattorit parhaita suuri koko parantaa sovitusta (reunaefekti) sijoitetaan kondensaattorit mahdollisimman tasaiselle alueelle minimoidaan parasiittisten vaikutusta kytkemällä ylempi levy suurempi impedanssiseen solmuun käytä elektrostaattista suojaa johdotus kapasitanssit samoiksi ei johtoja kondensaattoreiden yli 26
BJT-transistorien sovitussäännöt (NPN) eri kokoset transistorit yksikkö transistoreiden rinnankytkennöillä pienin mahdollinen välimtka suuri pinta-ala/ympärysmitta -suhde parantaa sovitusta common centroid -rakenne A B B A vältä alueita, joissa kidehilan rasitukset ovat suurimmillaan kauas lämmön lähteistä käytä emitterdegeneraatiota 27
MOS-transistorien sovitussäännöt käytä samaa hilageometriaa (i.e. sormet) suuri pinta-ala parantaa sovitusta sama orientaatio A B pieni välimatka common centroid -rakenne B A dummy-hilat vältä alueita, joissa kidehilan rasitukset ovat suurimmillaan kauas lämmön lähteistä ei kontakteja tai johtoje aktiivisen alueen päälle kytke hilat metallijohdoilla ei altaita liian lähellä NMOS:eja NMOS:ien sovitus tarkempi kuin PMOS:ien 28
Guard-rakenteet integroiduissa piireissä latch-up -riski latchup johtuu substraattiin injektoituneista varauksenkuljettajista ja parasiittisesta BJT:stä latch-up:ia pyritään estämään suojarakenteilla = guard suojarakenteet keräävät substraattiin injektoituneita varauksenkuljettajia käytetään myös häiriölle herkkien piirilohkojen suojaamiseen tai häiriöitä aiheuttavien piirirakenteiden eristämiseen substraatin tyyppi vaikuttaa oikean suojarakenteen valintaan! 29
Mixed-Signal -piirien erityispiirteitä samalla piirillä sekä digitaalisia että analogisia piirirakenteita häiriöille herkät analogiarakenteet kärsivät digitaaliosien aiheuttamista häiriösignaaleista häiriöiden vaikutusta minimoidaan seuraavasti sijoittamalla häiriölle herkkä lohko kauas häiriön lähteestä erilliset käyttöjännitteet analogia ja digitaali osille herkimmille lohkoille omat käyttöjännitteet suojarakenteet ajoitus 30
Pinnien sijoittelu signaalit kytkeytyvät bondauslankojen välillä keskinäisinduktanssin takia herkät/pienitasoiset signaalit kauas suuritasoisista signaaleista esim. tulot ja lähdöt piirikotelon vastakkaisilla puolilla digitaaliset tulot ja lähdöt kaukana analogisista signaaleista differentiaaliset tulot ja lähdöt sekä käyttöjännitteet (VDD ja GND) vierekkäisiin pinneihin, jolloin bondauslankojen efektiivinen induktanssi minimoituu lyhyin mahdollinen bondauslanka nopeimmalle signaalille on yleensä piiripaketin keskellä 31
Testattavuuden huomioiminen suunnittelussa evaluoinnin kannalta tärkeää voida mitata piirin lohkot yksitellen ylimääräisiä I/O padeja voidaan jakaa usean piirin sisäisen pisteen kesken voi toimia sekä tulona että lähtönä kontrolloidaan usein ulkoisella ojelmoinnilla probaus-padeja piirin pinnalle ei bondata, vaan kytkentä tapahtuu esim. neuloilla ns. probaus asemassa probauksella voidaan mitata signaaleja aina Ghz-taajuuksille asti testausrakenteet eivät saa muuttaa piirin normaalia toimintaa esim. kuormituksen kautta 32
Integroidun piirin korjausmenetelmiä perustuvat esim. laserin käyttöön johtojen katkaisu voidaan käyttä esim. ennen johdon kasvattamista muuttamaan sähköistä kytkentää voidaan irroittaa häiritsevä, esim. testirakenne, varsinaisesta piiristä johtojen kasvatus useita eri metallivaihtoehtoja voidaan kytkeytyä minimilevyiseen johtoon kasvatetu johto voi olla hyvinkin pitkä padien kasvatus kytkeydytään johonkin piirillä olevaan johtoon käytetään probe-aseman avulla suoritetuissa mittuksissa esim. tietyn piirin sisäisen pisteen DC-jännitteen mittaus ei sovellu yleensä bondaukseen 33