What we learned in TKT-1202?

Transkriptio

1 What we learned in TKT-1202? Timing parameters Timing diagram IO-set, function, truth table, state table z(t)=f(x(t)) Switcing functions, expressions Time functions, state description 10Mbit/s 0.3mm Specification Gate networks Sequential networks Analysis Design 4 Functional analysis Performance, area analysis :32 Implementation Multimodule systems Programmable logic RTL-systems Optimization of - Switching expressions - States Sequential modules Combinational modules Arithmetic modules

2 Specification :32

3 Specification Always write clear specification not only for yourself but to communicate with other people! I/O set -what kind of and how many inputs and outputs Function what the system does? Initial (Reset) conditions how it starts operating? Be careful of undefined parameters and states because they cause the catastrophy sooner or later :32

4 Comparison Combinational system specification Input/Output-set (variables) Switching function Switching expression Several SEs for one SF Sequential system specification Input/Output list of variables Input time function Output time function State description Several FSMs for time function :32

5 Specification Exam tasks can include natural language problem description This task type figures out student s ability to write a formal specification (Example of a task for designing car intruder alarm) 3) Suunnittelutehtävä. Suunnittele auton varashälytin. Käytettävissä on anturit ovia, konepeltiä ja takaluukkua varten, sekä liiketutka. Ovien ja luukkujen anturit antavat aina arvon 1 kun ovi tai luukku on auki. Liiketutka antaa ylhäällä käyvän 1 sekunnin pulssin havaitessaan liikettä ja palaa aina takaisin alas vähintään 10 millisekunniksi, vaikka liikettä olisi koko ajan. Hälytin kytketään auton kauko-ohjatusta keskuslukituksesta päälle ja pois siten, että ovien ollessa lukittuina saadaan arvo 1 varashälyttimelle. Hälyttimen pitää aktivoinnin jälkeen tapahtuvassa murtoyrityksessä antaa 20 sekunnin pitkä hälytysääni riippumatta siitä suljetaanko esim. ovi heti hälytyksen alettua. Jos jokin ovi tai luukku jää auki, pitkää hälytystä ei enää toisteta, mutta liiketutkan havaittua liikettä auton sisällä annetaan aina 5 sekunnin mittainen hälytys. Jos kaikki ovet ja luukut ovat murtoyrityksen jälkeen kiinni, palataan pitkän hälytyksen jälkeen vastaavaan tilanteeseen kuin aina aktivoinnin jälkeen. (12p) :32

6 Specification understanding outside world! Most often the system being specified must interact with some other/existing system Timing and timing constraints (parameters) cause most often problems Timing must be explicitly handled in specification, not only function! :32

7 How to include this on my system specification? :32

8 Time Behavior and State Description Timing diagram Input/Output sequence Time behavior Timing function?? Infinite Finite-memory system Finite-state system State machine State transition function State description State naming State sequence Always Not Always :32

9 Design :32

10 Design 1. Never enter design phase without clear specification 2. Always start top down, focus on what should be done, not how 3. Divide overall functionality to logical modules that control or process/store data this does NOT mean drawing multiplexers, counters, adders 4. Separate control and data processing 5. For top level control, design states 6. Give state table or diagram :32

11 Design 5. Design each module: states, switching expressions for output and state transition Also simple combinational data processing modules might need internal state machine for implementing handshaking between module data transfers 6. If required, perform minimization of switching expressions and states 7. Implement using canonical sequential networks or gate networks 8. Use sequential or combinational modules to organize thinking Note that all systems can be implemented in canonical way :32

12 Example design task Design of cutting saw actuator logic Note: this task requires also writing of specification 3) Suunnittelutehtävä. Kuvassa on esitetty puiden katkaisuun tarkoitettu sirkkelisaha, jossa toimilaite kääntää terän alas ja jälleen ylös puun katkettua. Terän pyörimisno peutta mitataan anturilla, joka normaalikierroksilla antaa ulostulona 256 Hz kanttiaaltoa (Duty Cyle 50%). Kanttiaallon taajuus on suoraan verrannollinen pyörimisnopeuteen. 15 Toimilaitetta ohjataan kahdella TTL-tasoisella (0-5V) signaalilla, jotka ovat D (0=ylös, 1=alas) ja S (0=paikoillaan, 1=siirrä). Terän siirtämiseen koko liikkeen verran ylhäältä ääriasennosta alas ääriasentoon kuluu 1s silloin, kun terä pyörii vähintään neljäsosanopeudella. Kun ääripää on saavutettu, toimilaite ei mene rikki vaikka S=1 määrittelemättömän kauan. Yleisesti D voi vaihtaa arvonsa, vaikka Pyörivä S=1 terä pysyisi muuttumattomana. Huom! Toimilaitteen asennosta ei ole saatavana minkäänlaista anturitietoa (äläkä lisää itse sellaista oletusta ). Terää kääntävä toimilaite Koska puiden kovuus vaihtelee, terän pyörimisnopeus saattaa pudota terän siirron aikana ja pahimmassa tapauksessa terä pysähtyy vahingoittaen Katkaistava moottoria. puu Suunnittele pelkistetty suojauslogiikka terän siirrolle seuraavasti: Terän ollessa ylhäällä ääriasennossa ja käyttäjän painaessa painokytkintä T (kytkin painettuna = 1, kytkin ylhäällä =0) terää siirretään 10:32 alas. Jos pyörimisnopeus laskee alle puoleen, siirto pysäytetään ja aletaan nostaa

13 Example answer what went wrong? Bottom-up design style tried to implement functionality with a couple of known sequential and combinational components Started drawing schema without any explanation about parameters, signals, states, state transitions, output functions No explanantion of what the modules actually do loose names do not suffice Signals, inputs and outputs not labelled Conclusion: forces reader to perform reverese engineering analysis :32

14 Procedure for Obtaining FSM from Time Behavior 1. Determine a set of states representing required events 2. Determine reference for timing Simple systems clock speed is used as such Advanced systems wall clock time source available that is independent of system clock speed 3. Determine the transition function 4. Determine the output function :32

15 Example Design 20 THIS IS GIVEN: Time function specification Input : xt ( ) {0,1} Output : Function : THIS MUST BE DESIGNED: Seems that state description requires p states. Let output values correspond to state names and thus State : :32 z( t) {0,1,2,..., p 1} t 1 z( t) x( i) mod p i s( t) {0,1,2,..., p 1} Initial state : s(0) 0 Output function : z( t) s( t) 0 State transition function : s( t 1) [ s( t) x( t)]mod p

16 Design of Canonical Sequential Networks From high-level specification 1. Transform the transition and output functions 2. Specify a state register to encode the required number of states 3. Design the required combinational network(s) :32

17 Network State Register Canonical Sequential Network State register stores the current state Combinational network performs functions G and H st ( +1) = G( s( t );x( t)) zt () = H( s( t );x( t)) Initializing sets s(0) present input x(t) Combinational next state s(t+1) initialize s(t) present state :32 CLK z(t) present output

18 Solutions to Large Digital System Design 1. Apply hierarchy to the design At the highest level use larger functional blocks that consist of one ore more hierarchial blocks = increase abstraction At the lowest level: combinational and sequential networks Apply methods discussed in previous lectures at lowest hierarchy levels 2. Apply Register Transfer Level (RTL) description of the functionality Helps to increase abstraction Hardware description languages (HDL) support RTL (e.g. VHDL) Warning: HDLs can also be used to describe non-rt level systems! :32

19 Solutions to Large Digital System Design 3. Partition the system according to the nature of performed operations Often used highest level partition: Data and Control Control Inputs Control Outputs Control Unit Control Status Data path Data Outputs Data Inputs :32

20 Analysis :32

21 Functional Analysis 1. Top level module architecture, control/data 2. For top level and each module, identify Inputs to the network Output(s) of the network State register / flip-flops Combinational networks for next state and output 3. Analyze combinational network 4. Determine the state transition and output functions 5. Give state table or state diagram :32

22 Performance and Area Analysis 1. Size of the network Area cost Equivalent gates: normalized measure 2. Load factors of a network inputs, fan-out factors of network outputs Capacity to drive current to other modules 3. Number of levels of a network Critical path 4. Network speed and constraints for other modules 5. Timing diagram (dynamic behavior) :33

23 Example task: timing diagram Do not start drawing immediately First perform functional analysis especially determine state transition function T P2 U 1 T P4 U 2 D Q T P5 U 3 U 5 T P6 U 6 D Q T P7 T P1 C C CLK T P3 U 4?? :33

24 Sequential Network Timing Analysis Network setup, hold, propagation: t x su( net)= d1 x +t su ( cell) System S delay d1 y t h ( net)= t h ( cell) t p ( net)= t p ( cell)+ d2 System A x Y C1 delay d1 x State Register y C2 delay d2 z System B Minimum clock period: netin min T t ( A) d1 t regout min T t d1 t netout min p p T t d 2 t ( B) p y x su su su CLK CLK CLK With respect to network input With respect to register output With respect to network output :33

25 Timing of Sequential Network Consider Moore state machine C1: combinational network for next state transition C2: combinational network for output function Delay from current state y to next state Y x delay d1 y C1 Y State Register y C2 z 31 Delay from input x to next state Y :33 delay d1 x CLK delay d2 Delay from current state y to output z

26 Sequential Network as Part of Larger System Determine what are the timing constraints for the system Sequential network set-up and hold times Propagation delay through sequential network What timing parameters depend on the system and what on neighbor system parts delay d1 y System S System A x C1 Y State Register y C2 z System B delay d1 x delay d2 CLK CLK CLK :33

27 Clock & Signal Delays System S delay d1 y System A x C1 Y State Register y C2 z System B delay d1 x delay d2 CLK CLK CLK Network input stabilized Clock CLK Next state stabilized Input x t p ( A) Cell input from Sys A Y Cell input from PS Y Network output z t ( A) d1 x t p tp tp d 1 y d2 su Margin for state transition t su tsu ( B ) Cell set-up System B set-up Margin for output :33

28 About Exam

29 Exam dates and times Remember to check the latest information on TUT web pages TKT-1220 Exam Date Time : : : :33

30 Exam and Excercise Bonus Exercises must be accepted before exam If not, exam will be ignored (mark 0 ) Exam max 36 points Bonus is given for more than 50% of tasks solved as shown in Table Bonuses are valid in three following exams Acceptance of exercices is valid forever Tasks Bonus <22 failed :33

31 Example of Exam Structure The language of exam is English First section: true or false claims :33 1. Spesifikaatiosta saadaan aina toteutus mutta ei aina päinvastoin. oikein 2. Input set tarkoittaa järjestelmäspesifikaatiossa kaikkia syötteenä annettavia arvoja. oikein 3. Hierarkinen suunnittelu auttaa hallitsemaan m onimutkaisen järjestelmän toteutusta. oikein 4. Yhtä kytkentäfunktiota kohti voi olla useita kytkentälausekkeita. oikein 5. Kriittisellä polulla tarkoitetaan niitä portteja, joilla on eniten sisäänmenoja. oikein 6. Fan-in tarkoittaa portin sisäänmenojen yhteenlaskettua kuormaa. oikein Second section: analysis 7. Kolmitilaportti vastaa avoimeksi jätettyä kytkintä z -tilassa. oikein Third section: design 8. Multipleksereillä voidaan toteuttaa mikä hyvänsä looginen kombinatorinen funktio. oikein 9. Porttiverkoissa yksittäisen portin edustamaa viivettä kuvataan sanalla taso (level) ja peräkkäisiä portteja kuvataan verkon tasoiksi (levels of network). 10. Karnaugh n karttoja ei voida käyttää lainkaan, mikäli muuttujia on enemmän kuin neljä. oikein oikein 11. Mealeyn tilakone on yksi erikoistapaus Mooren tilakoneesta. oikein 12. Tilakoneissa kahden tilan samankaltaisuus havaitaan syöttämällä samat sisäänmenosekvenssit kummankin tiloista ollessa alkutila na ja toteamalla että lopputilat väärin väärin väärin väärin väärin väärin väärin väärin väärin väärin väärin

32 Final Warnings Never use FF, register or any clocked component s asynchronous reset and set inputs as well as clock input to implement any state transition or output functions Give clear explanation lecturer will not do detective work to figure out what might have been thought :33

33 Life after TKT :33

34 Missä näitä voi opiskella? Kandidaatti, 25 op. Aineopinnot A/B, 25op Vuosi 2 Vuosi 3 per. 1 per. 2 per. 3 per. 4 per. 5 per. 1 per. 2 per. 3 per. 4 per. 5 DS (5 op) DJT (8 op) TKT I(5 op) ARITM I (4 op) Digitaali- ja tietokonetekniikan kandiprojekti (8op) :33

35 Kuinka TKT-1202 sijoittuu tutkintoon? :33

36 Ajallisesti Perusopinnot Vuosi 1-2 Esitiedot Vuosi 1 per. 1 per. 2 per. 3 per. 4 per. 5 labra DIGIPK (3 op) MPROS (5 op) (3 op) Kandidaatti, 25 op. Aineopinnot A/B, 25op Vuosi 2 Vuosi 3 per. 1 per. 2 per. 3 per. 4 per. 5 per. 1 per. 2 per. 3 per. 4 per. 5 DS (5 op) DJT (8 op) TKT I(5 op) ARITM I (4 op) :33 Digitaali- ja tietokonetekniikan kandiprojekti (8op)

37 44 Koulutusohjelmittain: TITE :33 Kandidaatin tutkinnon rakenne Kuinka suoritan kandidaatin tutkinnon digitaali- ja tietokonetekniikan laitoksella kun: a) Olen tietotekniikan opiskelija Op. Kandidaatin perusopinnot Tietotekniikan perusopinnot 110 Aineopinnot A Digitaali- ja tietokonetekniikan aineopinnot 25 Kandidaatintyö A:sta Digitaali- ja tietokonetekniikan kandidaatintyö 8 Aineopinnot B Esim. ohjelmistotekniikan aineopinnot 25 Vapaasti valittavat Koulutusohjelman mukaiset vapaasti valittavat 12 Kandidaatin tutkinto Digitaali- ja tietokonetekniikan kandidaatti 180 Esimerkki Perusopinnot Ohjelmistopainotteinen kandidaatti Tietotekniikan perusopinnot FYS-1010 Fysiikan työt I 3 FYS-1090 Insinöörifysiikka I 6 FYS-1110 Insinöörifysiikka IIa 6 FYS-1120 Insinöörifysiikka IIb 2 IHTE-1100 Käytettävyyden perusteet 3 KEM-1100 Insinöörikemia 3 KIE-2200 Ruotsia tekniikan opiskelijoille 3 MAT Insinöörimatematiikka A 1 3 MAT Insinöörimatematiikka A 2 4 MAT Insinöörimatematiikka A 3 3 MAT Insinöörimatematiikka A 4 4 MAT Insinöörimatematiikka A 5 4 MAT Todennäköisyyslaskenta 3 MAT Diskreetti matematiikka 3 MAT Algoritmimatematiikka 3 OHJ-1010 Tietotekniikan perusteet 4 OHJ-1101 Ohjelmointi I e 4 OHJ-1151 Ohjelmointi II e 5 OHJ-1200 Johdatus yliopisto-opintoihin 1 OHJ-2100 Ohjelmistotieteen perustyökaluja 5 OHJ-3010 Ohjelmistotuotannon perusteet 4 SGN-1200 Signaalinkäsittelyn menetelmät 4 SGN-1250 Signaalinkäsittelyn sovellukset 4 TETA-1010 Teollisuustalouden perusteet 4 TKT-1100 Digitaalitekniikan perusteet 3 TKT-1110 Mikroprosessorit 5 TLT-2100 Tietoliikenneverkkojen perusteet 5 TLT-3100 Tietoturvallisuuden perusteet 3 Vieraan kielen opintoja (vähintään perustaso) 3 Opiskelijan on valittava vieraan kielen opintoja (jatkotaso) 3 Yhteensä 110

38 Koulutusohjelmittain: TITE Kandidaatin tutkinnon rakenne (jatkoa) Kuinka suoritan kandidaatin tutkinnon digitaali- ja tietokonetekniikan laitoksella kun: b) Olen tietotekniikan opiskelija Op. Ohjelmistopainotteinen kandidaatti Esimerkki (jatkoa) Perusopinnot (ks. ed sivu) Suositeltavat valinnaiset Aineopinnot A Tietotekniikan perusopinnot Yhteensä 110 Suositeltavat valinnaiset MAT Diskreetti matematiikka 3 SGN-1200 Signaalinkäsittelyn menetelmät 4 TLT-2100 Tietoliikenneverkkojen perusteet 5 Yhteensä 12 Aineopinnot A TKT-1202 Digitaalisuunnittelu 5 TKT-1212 Digitaalijärjestelmien toteutus 8 TKT-1220 Tietokonearitmetiikka I 4 TKT-3200 Tietokonetekniikka I 5 TKT-1230 Digitaalitekniikan laboratoriotyöt 3 Yhteensä 25 Aineopinnot B Kandidaatintyö Aineopinnot B OHJ-1150 Ohjelmointi II 5 OHJ-1400 Olio-ohjelmoinnin peruskurssi 4 OHJ-2010 Tietorakenteiden käyttö 5 OHJ-3300 Johdatus tietokantoihin 3 OHJ-4010 Rinnakkaisuus 4 OHJ-4200 Laitteistonläheinen ohjelmointi 4 Yhteensä 25 Kandidaatintyö Digitaali- ja tietokonetekniikan kandidaatintyö :33 Kandidaatin tutkinto Kandidaatin tutkinto 180

39 46 Koulutusohjelmittain: Sähkö :33 Kuinka suoritan kandidaatin tutkinnon digitaali- ja tietokonetekniikan laitoksella kun: b) Olen sähkötekniikan opiskelija Op. Kandidaatin perusopinnot Sähkötekniikan perusopinnot 110 Aineopinnot A Digitaali- ja tietokonetekniikan aineopinnot 25 Kandidaatintyö A:sta Digitaali- ja tietokonetekniikan kandidaatintyö 8 Aineopinnot B Esim. Elektroniikan aineopinnot 25 Vapaasti valittavat Koulutusohjelman mukaiset vapaasti valittavat 12 Kandidaatin tutkinto Digitaali- ja tietokonetekniikan kandidaatti 180 Esimerkki Perusopinnot Laitteistopainotteinen kandidaatti Sähkötekniikan perusopinnot ELE-1010 Elektroniikan perusteet I 3 ELE-1020 Elektroniikan perusteet II 6 FYS-1010 Fysiikan työt I 3 FYS-1150 Fysiikka S I 5 FYS-1160 Fysiikka S II 5 KEM-1100 Insinöörikemia 3 KIE-2200 Ruotsia tekniikan opiskelijoille 3 LTT-1100 Johdatus lääketieteelliseen tekniikkaan 3 MAT Insinöörimatematiikka B 1 3 MAT Insinöörimatematiikka B 2 4 MAT Insinöörimatematiikka B 3 3 MAT Insinöörimatematiikka B 4 4 MAT Insinöörimatematiikka B 5 4 MAT Vektorianalyysi 3 MAT Fourier'n menetelmät 3 MAT Todennäköisyyslaskenta 3 OHJ-1010 Tietotekniikan perusteet 4 OHJ-1100 Ohjelmointi I 4 SMG-1100 Piirianalyysi I 5 SMG-1200 Piirianalyysi II 5 SMG-1300 Sähkömagneettiset kentät ja aallot I 5 SMG-1400 Sähkömagneettiset kentät ja aallot II 5 SVT-1100 Sähköenergia 6 TEL-1010 Tehoelektroniikan perusteet 4 TETA-1010 Teollisuustalouden perusteet 4 Opiskelijan on valittava vieraan kielen opintoja (vähintään perustaso) 3 Opiskelijan on valittava vieraan kielen opintoja (jatkotaso) 3 Yhteensä 106

40 Koulutusohjelmittain: Sähkö Kandidaatin tutkinnon rakenne (jatkoa) Kuinka suoritan kandidaatin tutkinnon digitaali- ja tietokonetekniikan laitoksella kun: b) Olen sähkötekniikan opiskelija Op. Esimerkki Laitteistopainotteinen kandidaatti (jatkoa) Perusopinnot (ks. ed sivu) Suositeltavat valinnaiset Aineopinnot A Sähkötekniikan perusopinnot Yhteensä 106 Suositeltavat valinnaiset TKT-1110 Mikroprosessorit 5 TLT-5100 Tiedonsiirtotekniikan perusteet 5 OHJ-1150 Ohjelmointi II 5 SMG-1000 Johdatus yliopisto-opintoihin 1 Yhteensä 16 Aineopinnot A TKT-1202 Digitaalisuunnittelu 5 TKT-1212 Digitaalijärjestelmien toteutus 8 TKT-1220 Tietokonearitmetiikka I 4 TKT-3200 Tietokonetekniikka I 5 TKT-1230 Digitaalitekniikan laboratoriotyöt 3 Yhteensä 25 Aineopinnot B Kandidaatintyö Aineopinnot B ELE-2050 Elektroniikan työkurssi 6 ELE-2100 Puolijohdekomponenttien sovellukset 4 ELE-2150 Integroitujen piirien perusteet 4 ELE-2200 Analogiatekniikka I 4 ELE-2250 Johdatus suurtaajuustekniikkaan 4 ELE-2300 Sulautettujen prosessorisovellusten perusteet 3 Yhteensä 25 Kandidaatintyö Digitaali- ja tietokonetekniikan kandidaatintyö :33 Kandidaatin tutkinto Kandidaatin tutkinto 180